人才求职Job Seeker

联系我们

电 话:(86-21)61023600
传 真:(86-21)61023600-819
邮 箱:hr@kthr.com
合作咨询:Grace
电 话:(86-21)61023600
手 机:18018669677
邮 箱:Grace-tai@kthr.com

招聘职位

Package Design Engineer

  • 公      司:NO.375-the world's first full-service semiconductor foundry
  • 工作地点:上海
  • 发布日期:2018-06-14
  • 职位编号:4008
  • 有效状态:已关闭


职位描述

Summary of Role:  
Package Design Engineer is responsible for large scale ASIC package definition, package model extraction, system-module SI/PI co-simulation and thermal/reliability solution. Support ASIC chip designs on IO planning based on 32nm, 14nm and beyond technology. Manage ASIC package laminate design from definition to manufacture. Explore advanced package solutions such as 2.5D, 3D package.

Responsibilities:  
Work scope includes but not limited to:
- Package solution consulting and evaluation during project bid stage
- Define package netlist based on chip-package co-design methodology
- IO planning together with physical designer 
- Package ERC checking, package design file checking 
- Support customer on system-module SI/PI co-simulation 
- Package design sign-off
- Develope package design methodology in China Design Center
- Develope advanced 2.5D, 3D package design solution

The candidate would also have future extended responsibility participating in the design planning and sizing for the advanced ASIC/SoC chips, deployment and other application engineering support of the design methodology.

职位要求

Requirements:    
1. EE/ME/CS related background in system/chip design
2. Solid knowledge and industry experience in following areas:
  - High speed package/system design experience (High Speed Serdes, DDR, etc.)
  - Multiple layers PCB/Laminate (4+) layout experience (Experience with automation and SKILL language programming is a plus)
  - Familiar with Industry SI/PI analysis process, system level modeling and tools (SigXp, Spice, MATLAB etc),
3. Good grasp of Perl/TCL scripts under Linux/Unix environment. C programming will be a plus.
4. Good communication skill in both English and Mandarin, and willingness to work with a global team. Skill in other languages is a plus.
5. Understanding of ASIC physical design process/tools, advanced semiconductor technology process and device physics is a plus
6. Strong teamwork sense, good learning competency, self-motivated, and ability to work in diverse areas in a flexible and dynamic environment.

Preferred Qualifications:
Direct PKG engineer role with industry experience

kt咨询

关于我们| 联系我们

地址:上海市浦东南路855号世界广场3802室 电话:86-21-61023600

Copyright? 2006-2024上海凯轶人才服务有限公司(KT咨询)版权所有            沪ICP备19034050号-1 沪公网安备 31011502009658号

扫描以下二维码即可添加微信公众帐号

也可在“KT人才”官方微信查询职位啦!打开手机微信,搜号码“KTHR_COM”或查找微信公众帐号“KT人才”或扫描以上二维码即可添加.(关注成功后输入“KT”即可查询职位!)