人才求职Job Seeker

联系我们

电 话:(86-21)61023600
传 真:(86-21)61023600-819
邮 箱:hr@kthr.com
合作咨询:Grace
电 话:(86-21)61023600
手 机:18018669677
邮 箱:Grace-tai@kthr.com

招聘职位

Senior physical design engineer leader(Beijing、Shanghai)

  • 公      司:NO.465-A Mill chip company
  • 工作地点:北京
  • 发布日期:2018-03-26
  • 职位编号:4046
  • 有效状态:已关闭


职位描述

We''re searching for senior physical design engineer who will work toghether with the talented team to execute most challenging chip design tasks. The mission of the team is to define the architecture and implement the customized ASIC chips to for high performance computing.

Key Responsibilities:
- Execute the whole Physical Design flow include Floorplan/Placement/CTS/Routing/Physical Verification
- Work with front end design Engineers to achieve timing closure for both partition level and full chip level
- IO ring design
- Cross talk Analysis
- IR Drop and Power Integrity Analysis
- Execute ECO''s.
- Develop and enhance entire physical design flow at both chip and block level.

职位要求

- BS/MS in Electrical or Computer Engineering with 8+ yrs experience in physical design
- Experience with advanced process(at least TSMC 28nm process), experience with hierachical design flow.
- Hands-on experience in top module physical design.
- Hands on experience in logic synthesis and equivalence checking/FV required.
- Expertise in physical design and optimization e.g. placement, routing, cell sizing, buffering, logic restructuring, etc. to improve timing and power required. Background in implementing them through ECOs required.
- Understanding of DFT logic and hands-on experience in design closure taking into account DFT logic required. DFT timing closure for various modes e.g. scan shift and capture, transition faults, BIST, etc. would be a plus.
- Expertise in analyzing and converging crosstalk delay, noise glitch, and electrical/manufacturing rules in deep-sub micron processes
- Understand process variation effect modeling and experience in design convergence taking into account variations required.
- Experience in critical path planning and crafting. Experience in circuits, SPICE simulations, and/or transistor level STA would be a plus.
- Expertise and in-depth knowledge of industry standard EDA tools required.
- Proficiency in scripting languages, such as, Perl, Tcl, Make, etc. Experience in methodology and/or flow automation would be a plus.

kt咨询

关于我们| 联系我们

地址:上海市浦东南路855号世界广场3802室 电话:86-21-61023600

Copyright? 2006-2024上海凯轶人才服务有限公司(KT咨询)版权所有            沪ICP备19034050号-1 沪公网安备 31011502009658号

扫描以下二维码即可添加微信公众帐号

也可在“KT人才”官方微信查询职位啦!打开手机微信,搜号码“KTHR_COM”或查找微信公众帐号“KT人才”或扫描以上二维码即可添加.(关注成功后输入“KT”即可查询职位!)